Unverständliches System verhalten: Clock & Gelesener String nicht gleich wie Eingabe

Antworten
SwissProfi
Beiträge: 13
Registriert: Dienstag 2. Januar 2024, 11:28

Unverständliches System verhalten: Clock & Gelesener String nicht gleich wie Eingabe

Beitrag von SwissProfi » Samstag 6. Januar 2024, 18:14

Hallo Liebe Community,

ich habe zwei Probleme, die eventuell zusammen hängen - kann es aber nicht nachvollziehen. Ich hoffe Ihr könnt mir helfen.

Ausgangslage
Ich möchte über ein Ascii-Fenster ein Wort eingeben, welches ich mit einem AD-Wandler in ein RAM speichere. Parallel dazu nimmt ein Zähler die Buchstabenmenge auf. Habe ich nun das Wort eingegeben, drücke ich auf den Speicher-Taster, nun wird der RAM wieder auf die Adresse 0 gesetzt und alle Buchstaben werden über einen DA-Wandler auf einem Buffer zusammengetragen. Dieser Vorgang ist automatisiert mit einem neuen Zähler, der die Buchstabenmenge vergleicht und den Übertrag beendet sobald der Zähler grösser als die Buchstabenmenge ist.

Nachträglich der Aufbau
Ich kann leider nur 3 Bilder eintragen. Ich versuche die Restlichen in ein Antwortschreiben hochzuladen
Projekt_1_Tastatur einlesen_nach_Speichern_RAM_Ausgeben.png
Projekt_1_Tastatur einlesen_nach_Speichern_RAM_Ausgeben.png (45.5 KiB) 347 mal betrachtet
Projekt_3_Zähler um automatisch die Buchstaben vom RAM herauszulesen.png
Projekt_3_Zähler um automatisch die Buchstaben vom RAM herauszulesen.png (50.02 KiB) 347 mal betrachtet
1) Problem - Clock signal nicht stabil

Ich benutzen einen Taktgenerator - nicht einstellbar, der momentan auf 10 Hz eingestellt ist. Die Idee diesen schneller einzustellen. Ich habe es lediglich für die Fehlersuche so tief eingestellt. Nun zum Problem.
Projekt_9_Oszziloskop_1.png
Projekt_9_Oszziloskop_1.png (104.24 KiB) 347 mal betrachtet
Im oberen Bild seht Ihr einen schwarz umrahmten Oszi-Bereich, welches mein Problem darstellt. Die Signale sind CLKMain = rot & CLK2 = Grün Im Abschnitt Ausgangslage ersichtlich im Bild .
Mir ist aufgefallen, dass das Clocksignal an sich nicht ein sauberes Signal gibt, welches wie es aussieht einen Einfluss auf meine Schaltung hat.
Meine Frage an dieser Stelle, wieso ändert sich mein CLK2-Signal nicht, sobald das CLKMain-Signal sinkt, sondern bleibt weiterhin konstant?
An dieser Stelle muss ich erwähnen. Bei diesem Problem handelt es sich nicht nur um ein nicht absenken des CLK2-Signals, sondern das CLK2 kann auch nicht hoch fahren und zu guter Letzt gibt es Fälle, bei denen das CLK2-Signal festsitzt und sobald es sich wieder ändert eine einmalige kurze zeitliche Verschiebung aufweist.

2 Problem - Ausgabewort stimmt nicht mit Eingabewort

Ich verwende wie gesagt ein ASCII-Fenster. Darin gebe ich als konkretes Beispiel "74125896325" ein. Am Ende beim Buffer kommt jedoch "4125889325" oder "77125889325" heraus. Merkwürdig finde ich manchmal ist die Ausgaben genau gleich, wie die Eingabe aber dann sporadisch wieder nicht.

SwissProfi
Beiträge: 13
Registriert: Dienstag 2. Januar 2024, 11:28

Re: Unverständliches System verhalten: Clock & Gelesener String nicht gleich wie Eingabe

Beitrag von SwissProfi » Samstag 6. Januar 2024, 18:15

Wie versprochen noch die restlichen Bilder
Projekt_2_Berechnen wie viel Buchstaben eingegeben sind.png
Projekt_2_Berechnen wie viel Buchstaben eingegeben sind.png (10.39 KiB) 346 mal betrachtet
Projekt_4_Clock.png
Projekt_4_Clock.png (1.89 KiB) 346 mal betrachtet
Projekt_5_Reset bei Start und Reset taster.png
Projekt_5_Reset bei Start und Reset taster.png (6.86 KiB) 346 mal betrachtet

Antworten

Zurück zu „Thema Hardware-Beispiele / Examples“