Wenn man Automasse verwendet, sollten die Leiterplattenränder etwa 0,5 mm von Kupfer freigestellt werden. Wenn ich dazu eine 1 mm Leiterbahn als Freifläche mittig auf den Umriss lege, lässt sich später die Platine nicht mehr ganz in die Ecke schieben (auch eine Sperrfläche ist ein Element, das nicht aus der Platinenfläche hinausgeschoben werden kann). Alternativ müsste ich eine 0,5 mm Leiterbahn als Freifläche vollständig innerhalb des Umrisses so platzieren, dass sie genau am Rand an liegt. Etwas fummelig.
Daher verwende ich lieber eine Leiterbahn mit 0 mm Breite, die ich durch exakte Kopie des Umrisslayers erstelle und der ich einen Freiraum von 0,5 mm zuweise. Einziger Nachteil ist, dass nun der DRC meckert, weil ich eine Leiterbahn mit zu geringer Breite verwende.
Vielleicht könnte man den DRC anweisen, solche (sonst unsinnigen) Leiterbahnen zu ignorieren.
RW2
Automasse und Platinenrand
Re: Automasse und Platinenrand
Noch eine Ergänzung dazu:
Die Breite 0 für eine Leiterbahn führt auch zu unsinnigen Fehlermeldungen des DRC bezüglich zu geringem Abstand, wenn irgendeine andere Leiterbahn dieser virtuellen Bahn zu nahe kommt. Wie schon bei Bohrlöchern mit Restring 0 (die ja auch nicht bemängelt werden) sollte auch eine Leiterbahn mit Breite 0 beim DRC als nicht existent betrachtet werden.
Ich verwende solche Bahnen für die Einrahmung der Automasse am Platinenrand oder auch bei Sperrflächen.
RW2
Die Breite 0 für eine Leiterbahn führt auch zu unsinnigen Fehlermeldungen des DRC bezüglich zu geringem Abstand, wenn irgendeine andere Leiterbahn dieser virtuellen Bahn zu nahe kommt. Wie schon bei Bohrlöchern mit Restring 0 (die ja auch nicht bemängelt werden) sollte auch eine Leiterbahn mit Breite 0 beim DRC als nicht existent betrachtet werden.
Ich verwende solche Bahnen für die Einrahmung der Automasse am Platinenrand oder auch bei Sperrflächen.
RW2